高等院校信息技术规划教材:数字逻辑与数字系统设计·基于Proteus VSM和Verilog HDL 卢建华 已读 在线上

《高等院校信息技术规划教材:数字逻辑与数字系统设计·基于Proteus VSM和Verilog HDL》比较全面地介绍了数字电路的基本概念和工作原理，并以Proteus ISIS为辅助工具，用可视化方式实现数字逻辑电路的分析和设计，有利于加深读者对数字逻辑电路和数字系统设计的理解和掌握。与此同时，通过大量实例将目前数字系统设计中常用的Verilog硬件描述语言引入数字逻辑电路的设计过程中，使读者尽可能早地接触到新的设计方法，不仅为本课程的教学开拓新路，同时也为将此类方法用于后续课程的学习打下良好基础。《高等院校信息技术规划教材:数字逻辑与数字系统设计·基于Proteus VSM和Verilog HDL》内容包括基础知识、逻辑代数基础、逻辑门电路、组合逻辑基础、组合逻辑电路、时序逻辑基础、时序逻辑电路、脉冲数字电路、转换电路、可编程逻辑基础、数字系统设计基础等。